處理器試驗充當處理器結構設計的、生孩子、封裝形式、試驗工作流程中的重要的的步湊,是適用某一分析儀器,用待遇測集成電路集成icDUT(Device Under Test)的檢則,明顯不同疵點、核驗集成電路集成ic什么情況下符合標準結構設計的計劃、區分集成電路集成ic高低的歷程。但其中交流電大小叁數試驗是驗測處理器電功效的重要的的措施組成,慣用的試驗措施是FIMV(加交流電大小測輸出功率)及FVMI(加輸出功率測交流電大小),試驗叁數涵蓋開不導通試驗(Open/Short Test)、漏交流電大小試驗(Leakage Test)各類DC叁數試驗(DC Parameters Test)等。